兼容CPU挑战Intel
1999.2
（独家授权于《计算机应用文摘》）
去年底在加州圣荷西举行的“微处理器论坛”会议上，几家x86兼容CPU制造商均公布了主频为500MHz或更高的新型微处理器。Intel的老对手们带来了AMD公司的K6-3和K7、Cyrix
Corp.的M3、IDT的WinChip 4等咄咄逼人的产品，新成立的Rise Technology则推出了mP6和mP6II。
其中，只有AMD的K6-3和K7是直接针对主流PC的，所以将面对面地同Intel的产品竞争。K7的市场定位是破天荒的高档PC和多CPU服务器市场，AMD希望一方面继续保持在低档PC市场上的占有率，另一方面则瞄准了仍被Intel独占的企业级市场。其他x86兼容CPU制造厂商则仍然强调产品的低价位和低耗电，尤其是推动低价位PC市场不遗余力的Cyrix，新产品M3将在Jalapeno的CPU核心基础上集成3D图形加速器和RDRAM内存控制接口。IDT的WinChip
4仍是高速低功耗设计。而Rise的mP6将重点放在不需显示卡支持的DVD软件回放功能上，Mp6II则是集成了2级缓存的型号。
这几个竞争者如何力图动摇Intel的霸主地位呢？请看下文：
AMD：200MHz 外部频率
为了全力同Intel对抗，AMD在K7中集成了2级缓存控制器，可以使用高达8MB的2级缓存，远远超过了Intel的各种产品。K7的CPU接口使用与DEC的Alpha
21264相同的协定和电气规范，所以能够工作在200MHz外部频率之下，而且AMD还计划在将来把外部频率提升到400MHz以取得更高的效率。相形之下，Intel现有的100MHz和即将到来的133MHz外部频率未免提升的较为缓慢。另外，由于使用同Alpha
21264相同的接口标准，K7将可以使用相同的外围IC来实现多处理器协同工作。
AMD、Cyrix、IDT：加强运算流水线
各兼容CPU制造商在设计理念上的不同，造成在CPU核心结构上的差异，特别是在运算流水线级数、分支预测、同时执行指令数以及乱序执行功能上。
现在，AMD、Cyrix和IDT似乎都已认定加强运算流水线，是同Intel竞争的有利武器。AMD的K7将采用一个10级的整数运算流水线，比K6的6级有了很大提高；Cyrix的M3和IDT的WinChip
4都从原来的6级流水线提高到了11级。只有Rise的mP6仍然使用6级的流水线，目前还不清楚指是否是为了达到500MHz以上的运行速度而采取的措施。
IDT：提高分支预测精度
指令流水线级数的增加，使分支预测精度的提高变得十分紧迫。因为流水线层次越深，预测出错时出现的运算能力浪费就越大。
IDT对此尤为关注，该公司在WinChip
4中使用了3种分支地址产生器和2种分支预测方法。其分支预测机制采用改善分支预测表利用效率的gshare技术，和同时进行静态、动态分支预测的agrees技术，并且以分支指令最近的分支结果作为基础来作出判断。Winstone基准测试结果显示这一方案可以达到95%的预测准确率。
WinChip 4的分支预测表相当大，有8000个项目；K7的则有2000个项目；M3比较少，有1000个；而Pentium
II作为比较只有512个项目。mP6比较特别，只设有返回地址堆栈，相当简洁，这可能就是指令流水线结构较为简单的好处之一。
Rise、AMD：同时执行3个指令
Rise和AMD都正在开发可以同时执行3个x86指令的新产品，在这一点上总算赶上了Pentium
II。
mP6可以同时执行3个MMX指令，这就是为什么不需要显示卡的帮助，200MHz工作频率的mP6就能软件回放DVD达到29帧/秒。为此，mP6集成了MMX指令用的乘法/累加单元、算数逻辑单元（ALU）和位移运算单元。据称，即使是为Pentium
II优化的代码在mP6上也会有较高的运行性能。
K7则是将3个x86指令先转换成一个MacroOPs表达式，由一或两个内部指令组成。MacroOps再由逻辑电路或者转化成微代码执行。K7一共提供了9个运算单位以执行MacroOPs，包括3个ALU、3个地址操作单元和3个浮点运算单元。K7一次能执行3个x86指令，但一次只能执行两个MMX指令。
Cyrix和IDT在权衡了一次执行3条指令的复杂性之后，认为一次执行2个指令是最理想的。
Intel、AMD和Cyrix的CPU均早已采用了乱序执行功能，它可以让CPU不按程序中的次序来处理指令。IDT则相反，认为提高缓存命中率、缩小硅片面积和提升工作频率是更为重要的，所以不打算使用乱序执行功能。而Rise的mP6中没有使用乱序执行功能，至于以后是否会使用还未有定论。
Intel：用1GHz工作频率反击
为了应付竞争对手在CPU设计上的改进，Intel的对策是集中精力提高工作频率。
计划在2000年推出的IA-64指令系统的Merced将拥有几乎全新设计的64位非x86结构，其浮点运算单元在3D绘图中的性能将比Pentium
Pro高约20倍，比近期上市的x86系列Pentium III Xeon高3倍。
而在此后不久，仍使用x86指令系列（IA-32）的新产品Foster将出现，而且将提供与Merced相同的性能。而为了达到这样高的性能，Foster将具有1GHz或更高的工作频率，而且比Pentium
III能同时处理更多的x86系列指令。目前已知Intel会采取以下3种办法以提高并行处理的程度：称为轨迹缓存（trace
cache）的管理方法，可将多个指令在该缓存中依次排列；增强型分支预测机制；增加CPU内部1级缓存和2级缓存容量，使其数据传输率分别达到32GB/S和8GB/S。
在CPU市场上的激烈竞争，不仅带来了主流CPU性能的高速提升，而且也使更多的尖端技术迅速地进入实用阶段。不论Intel和x86兼容CPU厂商胜负如何，用户永远是这场CPU之战的受益者。
参考文献：http://www.nikkeibp.com/nea/
最新CPU一览表
